欄目
任職要求:
1、計算機或電子信息及相關專業碩士及以上學歷;
2、有FPGA開發經驗,熟練掌握Verilog HDL或VHDL語言;
3、有LVDS、DDR、SERDES、時序約束等實踐經驗者優先,能熟練閱讀英文資料。